fren

ASX PLD-WB

Description

Carte d'initiation au VHDL

     Architecturée autour du circuit FPGA, spartan IIE et d'un CPLD 95108. ASX PLD-WB est un système d'évaluation spécialement conçu pour le test de programmes écrits en langage VHDL.

      Equipé de plusieurs circuits, ce système est parfaitement adapté et fortement recommandé pour l'enseignement du langage VHDL à travers l'utilisation de circuits CPLD et FPGA.

     Les nombreux circuits associés à ce système, permettent à l'étudiant d'acquérir une solide formation pratique à l'utilisation du langage VHDL pour le développement de projets de traitement du signal et d'applications de télécommunication.

Matériel

schéma stn1

ASX PLD-WB intègre:

  • 8 leds reliées directement aux sorties du CPLD
  • 2 afficheurs 7 segments reliés au CPLD et FPGA
  • 1 convertisseur AD série rapide relié au CPLD et FPGA
  • 1 convertisseur DA série rapide relié au CPLD et FPGA
  • 1 convertisseur AD et DA parallèle relié au CPLD et FPGA
  • 4 boutons poussoirs connectés aux entrées CPLD et FPGA
  • 2 boutons poussoirs Reset et Reload
  • 4 entrées sorties du CPLD et FPGA sur un bornier
  • 1 microcontrôleur 68HC908 connecté au FPGA
  • 2 connecteurs JTAG pour le CPLD et FPGA
  • 128 Koctects de Sram connecté au FPGA
  • 128 Koctects de Flash éprom connecté au FPGA

Logiciel

ASX PLD-WB est fourni avec de nombreux programmes développés pour une initiation pratique à VHDL :
  • Réalisation d'un compteur décompteur
  • Réalisation d'un filtre numérique passe bas
  • Realisation d'un filtre numérique passe bande
  • Ecriture d'un journal lumineux défilant sur les 8 leds
  • Utilisation de la mémoire flash en lecture, écriture et éffacement
  • Utilisation de la mémoire SRAM pour écrire des données et les relire

Remarque: La capacité du circuit FPGA permet la réalisation de nombreuses applications pouvant faire l'objet de mini projet :

  • synthèse d'un processeur risc
  • coeur de DSP ...

     Cet outil didactique est fourni avec un programme permettant la réalisation dans le FPGA, d'un processeur risc pipeliné d'une vingtaine d'instructions utilisant la synthèse schématique Logiblox , intégrée au logiciel Foundation de Xilinx .

     Ce processeur est fourni avec un assembleur et , peut être programmé en mnémonique sur le PC .

     Le programme est ensuite téléchargé sur la carte ASX PLD-WB à travers la liaison parallèle intégrée au système .

ASX PLD-WB est un outil didactique pouvant être utilisé pour:

  • Une formation initiale à VHDL ( 1éres années )
  • Une formation approfondie ( 2èmes années et + ) à travers les nombreuses fonctions utilisables sur ces systèmes . Les langages de descriptions logiques étaient bien adaptés aux premières générations de composants logiques programmables.

     Les méthodes changent, de nouveaux outils émergent. La structure des circuits CPLD ou FPGA étant de plus en plus complexe, il fallait un langage descriptif de haut niveau pour la modélisation et la simulation : VHDL est un langage standard, gage de portabilité et d'ouverture pour les évolutions futures. Son intérêt majeur réside dans son aptitude à couvrir les différentes étapes de la conception des systèmes numériques : modélisation, pécification, simulation et synthèse.

     ISE Foundation de XILINX est téléchargeable gratuitement. facile à maîtriser , ce logiciel offre un environnement de développement convivial permettant:

  • La saisie de schéma
  • La synthèse VHDL ou ABEL
  • Le placement routage
  • La simulation fonctionnelle avant routage
  • La simulation temporelle
  • La programmation in situ des FPGA ou CPLD
  • X-checker, câble de téléchargement, peut être acquis en option. Il permet la programmation des composants par chargement à travers les broches de JTAG.